ラック当たりのGPU数は増加し続けており、ダイ（die）の数はそれをはるかに上回るペースで増えています。
ラックの総消費電力は1MWに達すると予想され、3つの重大な課題に直面します。

1つ目は、より小型のフォームファクターにおける高電圧DC-DC変換です。
2つ目は、GPUコア電源に求められる、より高い静電容量密度と、より高速なdi/dt応答特性です。
最後に、多数のPTH（Plated Through-Hole）の間に Embedded MLCCを配置しながら Power Integrityを維持する必要があります。
1MW Rack向けサムスン電機のコンデンサソリューションをご紹介します。

① High Voltage DC-DC Converterによるラックのスペース制約克服

高効率電源システムの構成では、GPU Computing Board 上に HV DC-DC Converter を搭載できます。
1Mega Watt 級の高密度ラック電源システムでは、MOSFETの高速スイッチング回路で発生する Spike noise を抑制する Snubber capacitor の役割が重要です。Spike noise は電力システムのPI（Power Integrity）に悪影響を及ぼし、MOSFETなどの電力素子に Stress を与えて信頼性にも影響します。Ceramic capacitor の Low ESL の特徴は Film capacitor に比べ著しく低く、超高周波の寄生高調波や急激なサージ電流を即座に吸収する優れた応答特性を備えています。高電圧印加時の DC-Bias 効果による実効静電容量の低下は、適切な誘電体（例：C0G/X7R）の選定と並列接続配置によって十分に克服ができます。また、限られた空間における単位面積当たり capacitance density も、Ceramic capacitor の方が優れています。結果的に、小型でESL性能に優れたCeramic capacitor は、高圧 DC-DC Converter の電力密度を最大化し、スイッチング損失を最小限に抑え、1MW データセンターラック電源の安定的運用を支えるコア素子です。

Ceramic Film Capacitor ESL/ESR ●●● ● Capacitance Density ●●● ●   Capacitance ● ●●● Size Thickness ●●● (Small and thin) ● (Large and thick) Application High frequency Noise decoupling Power smoothing AC filter

CL55C543JI6MPN 測定グラフ

② GPU Core Power向け小型・高容量MLCCのご提案

GPUに必要なMLCCの静電容量密度は、毎年少なくとも2倍に増加しています。
GPUの消費電力は、GPUパッケージ面積（Core電源部）をはるかに上回るペースで増えています。
つまり、より多くのコンデンサが必要になる一方で、それらを配置するスペースは不足しています。
さらに、 VPD(Vertical Power Delivery) を適用する場合、MLCCを配置できるスペースは一層制限されます。
以下は、静電容量密度を最大化する方法を検討したシミュレーション結果です。

「AI MLCC’s Law」：GPU当たりに必要なMLCC静電容量は毎年2倍に増加。100x100の領域に0603

Maximize cap density vs Impedance 

Total MLCC count and capacitance available in 100x100 core power area

	MLCC	Usage (pcs)	Capacitance value(uF)	Density	ESL
	0201 10uF	19,000	190,000	●	●●●
	0402 47uF	7,900	371,300	●●●	●●
	0603 100uF	4,200	420,000	●●●●	●

100㎌を配置すると密度は最も高くなりますが、ESLが高すぎます。
一方、0201 10㎌はESL特性に大きく優れるものでありますが、静電容量密度が低すぎます。
0402 47㎌は、静電容量密度とESLの最適なバランスを実現します。

Optimal points

近年の推論（inference）サーバーでは、より高いdi/dtが求められるため、インピーダンスを低減する目的で0201 10㎌の数量を増やしました。これは、0201 10㎌自体のESLが低いためです。

また、静電容量を補うために静電容量密度の高い0603 100㎌を追加した結果、総静電容量は減少した一方、インピーダンス特性は改善しました。
最終的には、容量（0603 100㎌）とインピーダンス（0201 10㎌）の Trade-off を考慮した最適の設計が必要です。

3種類のコンデンサを同数で使用した場合、かえってインピーダンスが悪化し、組み合わせ比率が極めて重要であることが示されます。

もう1つの問題は、GPUへより多くの電力を供給するため、PTHピッチ（間隔）がますます狭くなっていることです。
そのため、0201や0402のような小型パッケージで静電容量密度を高めることが重要になっています。
PTHピッチより大きいコンデンサを使用すると、PCB上に追加の配線（routing）が必要となり、ESLが増加します。

前述のとおり、推論サーバーではより高速なdi/dtが求められるため、より小型のパッケージで低ESLを維持しながら高い静電容量を確保することが重要です。

③ Embedded MLCC技術

PCB内部にコンデンサを埋め込む方式は、静電容量密度を高めると同時に、ESL（等価直列インダクタンス）を低減できる非常に効果的なソリューションです。

当初は複数のPTH（めっきスルーホール）の間にMLCCを垂直に配置する方式を検討しましたが、PTHピッチが2 mmと広すぎるという問題がありました。
その後、MLCCを水平実装で外部電極を通して電力を供給すると、PTHが不要となり、電源供給ピッチを狭めて電気的性能を向上ができます。

Horizontal vs Vertical Embedding

サンプルリクエストを含む他のお問い合わせは、こちらをクリックしてお問い合わせを残してください。
JPN (semj.automlcc@samsung.com)
USA (semai.newsletter@samsung.com)
EU (semcoeurope@samsung.com)
SEA (sempl.automlcc@samsung.com)
CHN (semco.automlcc@samsung.com)
KOR (automotive.sem@samsung.com)